En el Intel Architecture Day 2021, Raja Koduri y los arquitectos de Intel brindaron información detallada sobre 2 nuevas arquitecturas x86 de núcleo eficiente; la primera arquitectura híbrida de rendimiento de Intel, con nombre código “Alder Lake”, y el programador de carga de trabajo inteligente llamada Intel Thread Director; “Sapphire Rapids”, el procesador escalable Intel Xeon de próxima generación para el centro de datos; unidades de procesamiento de infraestructura; y las próximas arquitecturas gráficas, incluida la microarquitectura Xe HPG y Xe HPC y los sistemas en chip (SoC, por sus siglas en inglés) Alchemist y Ponte Vecchio.
Estas nuevas arquitecturas impulsarán los siguientes productos de alto rendimiento y establecerán las bases para la próxima era de innovación de Intel destinada a satisfacer la creciente demanda mundial de potencia computacional.
La primer arquitectura híbrida de rendimiento para usuario final
Sistema en chip (SoC) para cliente de Alder Lake
La arquitectura para cliente de próxima generación de Intel, cuyo nombre código es “Alder Lake”, es la primera arquitectura híbrida de rendimiento de Intel, que por primera vez integra dos tipos de núcleos: un núcleo de rendimiento y un núcleo eficiente, para lograr un rendimiento importante en todos los tipos de carga de trabajo. Alder Lake se basa en el proceso Intel 7 y es compatible con la memoria más reciente y las E/S más rápida.
Alder Lake ofrecerá un rendimiento increíble que se adapta para ser compatibles con todos los segmentos de clientes, desde laptops ultra portátiles hasta computadoras de escritorio comerciales y para entusiastas, aprovechando una arquitectura SoC única y altamente escalable con tres puntos clave de diseño:
- Una computadora de escritorio de máximo rendimiento, con dos chips y socket, con un desempeño de liderazgo, eficiencia energética, memoria y E/S
- Un paquete móvil de matriz de rejilla de bolas (BGA, por sus siglas en inglés) de alto rendimiento que agrega imágenes, gráficos Xe más grandes y conectividad Thunderbolt 4
- Un paquete delgado, de baja potencia y alta densidad con E/S y uso de energía optimizadas
El desafío de construir una arquitectura tan escalable es satisfacer las increíbles demandas de ancho de banda de los agentes informáticos y de E/S sin comprometer la energía. Para resolver este desafío, Intel diseñó tres tejidos independientes, cada uno con heurísticas en tiempo real basadas en la demanda:
- El tejido de cómputo puede admitir hasta 1000 gigabytes por segundo (GB/s), que son 100 GB/s por núcleo o por clúster y conecta los núcleos y gráficos a la memoria mediante el caché de último nivel
- Cuenta con un alto rango de frecuencia dinámica y es capaz de seleccionar dinámicamente la ruta de datos para la latencia frente a la optimización del ancho de banda, en función de las cargas de tejido reales
- Ajusta dinámicamente la política de caché de último nivel, inclusiva o no inclusiva, según la utilización
- El tejido de E/S admite hasta 64 GB/s, conecta los diferentes tipos de E/S y los dispositivos internos y puede cambiar la velocidad de manera uniforme y sin interferir con el funcionamiento normal del dispositivo, seleccionando la velocidad de la estructura para que coincida con la cantidad requerida de transferencia de datos
- El tejido de la memoria puede brindar hasta 204 GB/s de datos y escala dinámicamente el ancho y la velocidad de su bus que es compatible con múltiples puntos operativos para un ancho de banda alto, baja latencia o potencia.